Family list 2 family member for: JP8062581

Derived from 1 application

1 DISPLAY ELEMENT

Inventor: HAZAMA YOSHIKAZU

Applicant: SONY CORP

IPC: G02F1/133; G09G3/20; G09G3/36 (+6)

Publication info: JP3243945B2 B2 - 2002-01-07

JP8062581 A - 1996-03-08

Data supplied from the esp@cenet database - Worldwide

DISPLAY ELEMENT

Patent number:

JP8062581

Publication date:

1996-03-08

Inventor:

HAZAMA YOSHIKAZU

Applicant:

SONY CORP

Classification:

international:

G02F1/133; G09G3/20; G09G3/36; G02F1/13;

G09G3/20; G09G3/36; (IPC1-7): G02F1/133; G09G3/20;

G09G3/36


- european:

Application number: JP19940222589 19940824 Priority number(s): JP19940222589 19940824

Report a data error here

Abstract of JP8062581

PURPOSE: To prevent waveform bluntness and phase shift of a clock signal supplied from a common input terminal in a display element incorporating a pair of equivalent scanning circuits for a purpose of a redundancy. CONSTITUTION: The display element 1 is provided with a pixel array part 2 displaying an image, a scanning part arranged on its periphery and operating according to the clock signal supplied from the outside and, driving the pixel array part 2 and an input terminal 4 receiving the clock signal from the outside. The scanning part incorporates a pair of vertical scanning circuits 3a, 3b equivalent to each other division-arranged on both left/right sides of the pixel array part 2, and it is connected to wiring 5 branched from the common input terminal 4 respectively, and they operate according to the common clock signal to drive the pixel array part 2 from both sides simultaneously. Buffers 8a, 8b are interposed on the wiring 5 in the position imediately before of respective vertical scanning circuits 3a, 3b, and the clock signals inputted to both vertical scanning circuits 3a, 3b are shaped respectively. Further, a resistance component or a capacitance component adjusting the phase of the clock signals may be added to one side of the wiring 5 branched from the input terminal 4 and of which lengths are different from each other.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-62581

(43)公開日 平成8年(1996)3月8日

(51) Int. C1.

識別記号

FΙ

G02F 1/133 G09G 3/20

33

550

R 4237-5H

3/36

審査請求 未請求 請求項の数5 FD (全7頁)

(21)出願番号

特願平6-222589

(22)出顧日

平成6年(1994)8月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 間 快和

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 鈴木 晴敏

(54) 【発明の名称】表示素子

(57)【要約】

内蔵する表示素子において、共通の入力端子から供給さ れるクロック信号の波形なまりや位相ずれを防止する。 【構成】 表示素子1は画像を表示する画素アレイ部2 と、その周辺に配置され外部から供給されるクロック信 号に応じて動作し画素アレイ部2を駆動する走査部と、 クロック信号を外部から受け入れる入力端子4とを備え ている。走査部は画業アレイ部2の左右両側に分割配置 した一対の互いに等価な垂直走査回路3 a、3 bを含ん でおり、共通の入力端子4から分岐した配線5に各々接 続され、共通のクロック信号に応じて動作し両側から同 時に画素アレイ部2を駆動する。各垂直走査回路3 a. 3 bの真前の位置で配線5にパッファ8 a. 8 bを介在 させ、両垂直走査回路3 a、3 bに入力されるクロック 信号を夫々整形する。さらには、入力端子4から分岐し た長さが互いに相違する配線5の一方に、クロック信号 の位相を調整する抵抗成分又は容量成分を付加しても良 ŲΣ,

【目的】 冗長性を目的として一対の等価な走査回路を



【特許請求の範囲】

【請求項1】 画像を表示する画素アレイ部と、その周 辺に配置され外部から供給されるクロック信号に応じて 動作し該画素アレイ部を駆動する走査部と、該クロック 信号を外部から受け入れる入力端子とを備えた表示素子 であって、

前記走査部は該画素アレイ部の両側に分割配置した一対 の互いに等価な走査回路を含んでおり、共通の入力端子 から分岐した配線に各々接続され、共通のクロック信号 に応じて動作し両側から同時に画案アレイ部を駆動する 10 と共に、

各走査回路の直前の位置で該配線にバッファを介在さ せ、両走査回路に入力されるクロック信号を失々整形す る事を特徴とする表示素子。

【請求項2】 入力端子から分岐した長さが互いに相違 する一対の配線の一方に、クロック信号の位相を調整す る抵抗成分又は容量成分を付加した事を特徴とする請求 項1記載の表示素子。

【請求項3】 前記一対の走査回路は、該画素アレイ部 の左右両側に配置され該画素アレイ部を垂直方向に順次 20 駆動する一対の垂直走査回路である事を特徴とする請求 項1記載の表示素子。

【請求項4】 前記一対の走査回路は、該画素アレイ部 の上下両側に配置され該画素アレイ部を水平方向に順次 駆動する一対の水平走査回路である事を特徴とする請求 項1記載の表示素子。

【請求項5】 前記画素アレイ部は、マトリクス配置し た画素電極と、これに対向配置した対向電極と、両者の 間に介在する液晶と、個々の画素電極に接続され且つ該 走査部により駆動されるスイッチング素子とを備えてい 30 る事を特徴とする請求項1記載の表示素子。

【発明の詳細な説明】

[0.0.0.1]

【産業上の利用分野】本発明はアクティブマトリクス型 の表示素子に関する。詳しくは、面素アレイ部に加えて 水平走査回路及び垂直走査回路を内蔵したアクティブマ トリクス型の表示素子に関する。さらに詳しくは、垂直 走査回路及び水平走査回路に入力されるクロック信号の 波形整形技術に関する。

[0002]

【従来の技術】一般に、従来のアクティブマトリクス型 表示素子は、画素を表示する画素アレイ部と、その周辺 に配置され外部から供給されるクロック信号に応じて動 作し該画素アレイ部を駆動する走査部と、該クロック信 号を外部から受け入れる入力端子とを備えている。この 走査部は垂直走査回路と水平走査回路とからなる。垂直 走査回路は画案アレイ部を垂直方向に順次駆動する。こ れに対し、水平走査回路は画素アレイ部を水平方向に順 次駆動する。

回路を1個ずつ内蔵している構造が一般的である。近 年、内蔵される走査部に回路構成上の冗長性を持たせ信 **婚性を確保する為、例えば垂直走査回路を画素アレイ部** の左右両側に分割配置した構成が提案されている。左右 に分割配置した一対の垂直走査回路は回路的に互いに等 価であり外部入力されるクロック信号に応じて動作し左 右両側から同時に画素アレイ部を駆動する。仮に、一方 の垂直走査回路に故障が発生しても、他方の垂直走査回 路が正常に動作する限り、表示素子自体としては何等問 題がない。

[0004]

【発明が解決しようとする課題】垂直走査回路を一対設 けた場合、これらにクロック信号を入力する為の入力端 子も余分に設けなければならない。しかしながら、入力 端子数が増加すると種々の不具合が生じる。第一に、表 示素子に占める入力端子の面積が増大する為、静電ダメ ージをより多く受ける様になる。第二に、入力端子数の 増加に伴ないこれに応じて検査工程数が増え製造プロセ ス上不利になる。第三に、入力端子と走査回路とを結線 する内部配線が多くなり、組み立て実装工程で不良が起 りやすくなる。

【0005】そこで、一対の垂直走査回路に対し共通の 入力端子を設け、ここから内部配線で分岐して各垂直走 査回路に共通のクロック信号を供給する事が考えられ る。これにより、入力端子数を半減でき、単独の垂直走 査回路を内蔵する表示素子と同等の入力端子個数にでき る。しかしながら、表示素子が大面積化した場合、この 内部配線は相当な長さに渡る為、入力されたクロック信 号の波形なまり等が生じ、動作特性上問題となる。又、 入力端子から分岐した二本の内部配線を同一長に設定す る事は回路レイアウト上困難な場合があり、両方の垂直 走査回路に入力されるクロック信号に位相ずれが生じる 場合が多い。アクティブマトリクス型表示素子の高精細 化が進むにつれ、走査回路の動作速度も早くなる。この 時、一対の走査回路を動作させるクロック信号が正確に 一致していないと動作不良に至る可能性が高くなる。

[0006]

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、本発明は共通の入力端子から一対の走査回路 40 に分配されるクロック信号の波形なまりや位相ずれを抑 制し、表示素子の動作を安定化する事を目的とする。か かる目的を達成する為に以下の手段を講じた。即ち、本 発明にかかる表示素子は基本的な構成として、画像を表 示する画素アレイ部と、その周辺に配置され外部から供 給されるクロック信号に応じて動作し該画素アレイ部を 駆動する走査部と、該クロック信号を外部から受け入れ る入力端子とを備えている。前記走査部は該画素アレイ 部の両側に分割配置した一対の互いに等価な走査回路を 含んでおり、共通の入力端子から分岐した配線に各々接 【0003】従来の表示素子は水平走査回路と垂直走査 50 続され、共通のクロック信号に応じて動作し両側から同

時に画素アレイ部を駆動する。特徴事項として、各走査 回路の直前の位置で該配線にバッファを介在させ、両走 査回路に入力されるクロック信号を夫々整形する。さらには、入力端子から分岐した長さが互いに相違する近常の一方に、クロック信号の位相を調整する抵抗成分配線の一方に、クロック信号の位相を調整する抵抗成分又は容量成分を付加している。前記一対の走査回路に対の乗直走査回路であり、該画素アレイ部を垂直方向に順次駆動する。あるいは、前記一対の走査回路は一対の水平走査同路であり、該画素アレイ部の上下両側に配置され画素アレイ部の上下両側に配置され画素アレイ部を水平方向に順次駆動する。これに対向配置と、対向電極と、両者の間に介在する液晶と、個々の画素ではマトリクス配置した画素電極と、これに対向配置を対向電極と、両者の間に介在する液晶と、個々の画素で対向電極とれ且つ該走査部により駆動されるスイッチング素子とを備えている。

[0007]

【作用】本発明によれば、走査回路内蔵型の表示素子に おいて、水平走査回路あるいは垂直走査回路が画案アレ イ部の両側に分れて一対設けられている場合、夫々の走 査回路の入力部直前の位置にパッファを挿入し、クロッ 20 ク信号の波形を整形している。バッファ以降の配線長が 極端に短くなる為、波形整形されたクロック信号は殆ど なまる事なくそのまま各走査回路に入力される。従っ て、立ち上がり及び立ち下がりが極めてシャープなクロ ック信号を各走査回路に供給でき動作の安定化が図られ る。又、共通の入力端子から各走査回路までに設けられ た分岐配線の長さが相違する場合、一方の分岐配線に抵 抗成分や容量成分を付加し時定数を等しくなる様にして いる。換言すると、配線長の違いによる抵抗及び容量の 影響を相殺できる為、両走査回路に入力されるクロック 信号に位相ずれが生じない。従って、一対の走査回路は 互いに同期して画素アレイ部を同時に駆動するので動作 の安定化が図られる。

[0008]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示素子の第一 実施例を示す模式的なプロック図である。図示する様に 表示素子1は画像を表示する画素アレイ部2と、その周 辺に配置された走査部とを有している。この走査部は外 部から供給されるクロック信号に応じて動作し圖素アレ 40 イ部2を駆動する。この走査部は画素アレイ部2の左右 両側に分割配置した一対の互いに等価な垂直走査回路3 a, 3 bを含んでおり、共通の入力端子4から分岐した 配線5に各々接続され、入力端子4に外部から印加され た共通のクロック信号に応じて動作し画素アレイ部2の 左右両側から同時にこれを駆動する。走査部は一対の垂 直走査回路3a,3bに加え、単独の水平走査回路6を 含んでおり、画素アレイ部2の上側に配置され、これを 水平方向に順次駆動する。この水平走査回路6にも別の 入力端子7から所定のクロック信号が供給される。

4 【0009】本発明の特徴事項として、各垂直走査回路

3 a、3 bの直前の位置で配線5にバッファ8 a、8 b を各々介在させ、両垂直走査回路3 a、3 bに入力するクロック信号を夫々波形整形している。なお水平走査回路6の入力部直前にも別のバッファ9が介在している。これらのバッファ8 a、8 bはノンインバータ構造あるいはインバータ構造を有している。第一垂直走査回路3 aの直前にバッファ8 aを挿入する事により、これ以降の配線長が極端に短くなる。従って、バッファ8 aにより波形整形されたクロック信号は略そのままの形で第一垂直走査回路3 aに入力される。同様に、第二垂直走査回路3 bの直前にバッファ8 bが挿入されている為、これ以降の配線長が極端に短くなり、波形整形されたクロック信号がそのまま第二垂直走査回路3 bに入力される。

【0010】図2は、クロック信号の波形を表わしてい る。最初の波形 (in) は外部から入力端子4に供給さ れた時点でのクロック信号を表わしており、立ち上がり 及び立ち下がりが若干なまっている。次の波形(out a) はパッファ8aを介して第一垂直走査回路3aに入 力されたクロック信号を表わしている。点線で示す様 に、バッファ8aの直前では、配線5を通った結果立ち 上がり及び立ち下がりのなまりが若干大きくなってい る。これをパッファ8aで整形する事により略矩形のク ロック信号が得られ、第一垂直走査回路3aの動作が安 定化する。最後の波形(outb)はパッファ8bを介 して第二垂直走査回路3bに入力されたクロック信号を 表わしている。点線で示す様にパッファ8hの直前では 立ち上がり及び立ち下がりになまりがあるが、これを波 形整形する事により略矩形のクロック信号を第二垂直走 査回路3bに入力できる。但し、入力端子4から分岐し た配線5の長さが相違する場合、第一垂直走査回路3a と第二垂直走査回路3bとの間で波形なまりの程度が異 なる。図示の例では、分岐点から第一垂直走査回路3a に至る配線長が第二垂直走査回路3bに至る配線長に比 べ短いので、波形なまりは第一垂直走査回路3aに分配 されるクロック信号の方が、第二垂直走査回路3bに分 配されるクロック信号に比べ小さい。この様に、波形な まりの状態が異なったままでクロック信号の波形整形を 行なうと、outaとoutbとの間で若干の位相ずれ が生じる。

【0011】図3は、表示素子の参考例を表わしており、理解を容易にする為図1に示した第一実施例と対応する部分には対応する参照番号を付してある。第一実施例と異なる点は、バッファ8が一個のみ設けられている事であり、入力端子4と配線5の分岐点との間に挿入されている。入力端子4に外部から供給されたクロック信号は単一のバッファ8により波形整形された後、分岐点を介して第一垂直走査回路3aと第二垂直走査回路3a。3

bに至る配線5の長さが可成り大きい為、この間に一旦 波形整形したクロック信号が再びなまってしまう事にな る。

【0012】図4は本発明にかかる表示素子の第二実施 例を示す模式的なプロック図である。基本的な構成は図 1に示した第一実施例と同様であり、対応する部分には 対応する参照番号を付して理解を容易にしている。この 第二実施例は一対の垂直走査回路3 a, 3 bに分配され るクロック信号の相対的な位相ずれを抑制する事を目的 とする。この為、入力端子4から分岐した長さが互いに 10 相違する配線5の一方に、クロック信号の位相を調整す る抵抗成分Rs、容量成分Csを付加している。入力端 子4のレイアウトの制約等から、左右のパッファ8 a, 8 b までの配線長が大きく異なる場合がある。この時に は、配線5の分岐点から各バッファ8a, 8bまでの時 定数が等しくなる様に、RS、CSを付加する。一般 に、配線長が長くなる程配線抵抗が大きくなり配線容量 も増大する。図示の例では分岐点から左側のバッファ8 aに至る配線長が、右側のパッファ8bに至る配線長に 比べ短い。この長さの違いを相殺する為、所定の抵抗成 20 分RSと容量成分CSを短い方の配線に挿入する。この 様にすれば、分岐点から両側で配線の時定数が等しくな る為、クロック信号の遅延量も同じになり、第一垂直走 査回路3aと第二垂直走査回路3bとの間で位相ずれが 生じない。

【0013】図5は、図4に示した回路を通るクロック 信号の波形を表わしている。最初の波形(in)は共通 の入力端子4に外部から入力された時点のクロック信号 を表わし、立ち上がり及び立ち下がりに若干のなまりが 生じている。一番下の波形 (outb) は右側のパッフ 30 ア8bで波形整形されたクロック信号を表わしている。 点線で示す様に、配線5の分岐点からバッファ8 b に至 るまでの間に配線長が比較的長い為クロック信号の波形 が相当程度なまる。これはパッファ8bにより整形され るので、略矩形のクロック信号を第二垂直走査回路3b に供給できる。真中の波形 (outa) は第一垂直走査 回路3aに分配されるクロック信号の波形を表わしてい る。配線5の分岐点からバッファ8 aに至る配線長は比 較的短いがRS及びCSが挿入されている為、点線で示 す様にクロック信号は右側に分配されるクロック信号と 40 略同程度になまっている。これをバッファ8aで所定の 閾値レベルに基づき波形整形する事により、略矩形のク ロック信号が得られる。パッファ8aとバッファ8b側 で略等しい波形なまりが生じているので、これを整形す る事により略位相ずれのないクロック信号が得られる。 【0014】図6は、図1に示した第一実施例の具体的 な構成を示すブロック図である。対応する部分には対応 する参照番号を付して理解を容易にしている。図示する 様に、表示素子1には画案アレイ部2とこれを駆動する 周辺走査部とこれに外部からクロック信号を供給する複 50

数の入力端子4、7とが集積形成されている。画素アレ イ部2は行列配置した画素を有している。個々の画素は 画素電極PXLとスイッチング用の薄膜トランジスタT ェとからなる。又、行状に配列したゲートラインXと列 状に配列した信号ラインYとを備えている。各薄膜トラ ンジスタTrのゲート電極は対応するゲートラインXに 接続され、ソース電極は対応する信号ラインYに接続さ れ、ドレイン電極は対応する画素電極PXLに接続され ている。周辺走査部は複数の入力端子4から供給された 二相のクロック信号VCK、VCKXと垂直スタート信 号VSTに応じて順次画素の各行を選択駆動する垂直走 査手段と、複数の入力端子7から供給された二相のクロ ック信号HCK、HCKXや水平スタート信号HSTに 応じて選択された画素を列順次で書き込み駆動する水平 走査手段とを有している。垂直走査手段は画素アレイ部 2の左右両側に配置された一対の垂直走査回路3a.3 bからなり、画素の各行を両側から同時に選択駆動す る。具体的には、第一垂直走査回路3aがゲートライン Xの左端側に接続される一方、第二垂直走査回路3bが ゲートラインXの右端側に接続されている。両垂直走査 回路3a、3bは互いに同一タイミングでゲートパルス を順次出力し、薄膜トランジスタTェを行毎に開閉して 上述した画素の選択駆動を行なう。この際、クロック信 号VCK、VCKXやスタート信号VSTは各垂直走査 回路3aの直前に配置されたパッファ8a.8bを介し て供給されるので、波形なまりが生じない。一方、水平 走査手段は単一の水平走査回路6から構成されており、 信号ラインYの一端に接続されている。水平走査回路6 は入力端子?を介して外部から供給された影像信号を各 信号ラインYにサンプリング分配し、選択された画案を 列順次で書き込み駆動する。水平走査回路6の入力部と

【0015】図7は、本発明にかかる表示素子の第三実 施例を示す模式的なプロック図である。先に説明した第 一実施例及び第二実施例と異なり、垂直走査回路3を1 個設ける一方、一対の第一水平走査回路6a、第二水平 走査回路6 bを画素アレイ部の上下両側に設け、同時駆 動を行なっている。図示する様に、行状に形成した複数 のゲートラインXと列状に形成した複数の信号ラインY と両者の各交差部に設けられた複数の液晶画素してとを 有している。この液晶画素しCは画素電極と対向電極と の間に液晶を保持したものである。複数の液晶画素して はマトリクス状に整列して画素アレイ部を構成する。個 々の液晶画業しCに対応してこれをスイッチング駆動す る為薄膜トランジスタTrが集積形成されている。又、 垂直走査回路3を備えており、垂直スタート信号VST や垂直クロック信号VCKに応じてゲートパルス め、を 出力し各ゲートラインXを順次垂直走査して一水平期間 毎に一行分の液晶画素LCを選択する。さらに、第一水

複数の入力端子7との間にもパッファ9が介在してい

平走査回路6aを有しており、水平クロック信号HCK や水平スタート信号HSTに応じて一水平期間内で各信 号ラインYを順次走査し、ビデオライン10から供給さ れた映像信号をサンプリングして選択された一行分の液 晶画素LCに点順次で書き込む。具体的には、各信号ラ インYは水平スイッチHSWを介してビデオライン10 に接続されており外部から映像信号の供給を受ける。水 平走査回路 6 αは順次サンプリングパルス φω を出力し 各水平スイッチHSWを順次開閉駆動して各信号ライン Yに影像信号をサンプリングする。又、第二水平走査回 10 ロック図である。 路6bを備えており、第一水平走査回路6aと同期して 水平走査を行なう。この為、第一水平走査回路6aと第 二水平走査回路 6 b は共通の入力端子 7 から配線 5 を介 して分配される共通の水平クロック信号HCKや水平ス タート信号HSTの供給を受ける。この際、第一水平走 査回路6 aの入力部直前にバッファ9 aが挿入され、第 二水平走査回路6 bの入力部直前に同じくバッファ9 b が挿入されている。勿論、必要に応じ一方の分岐配線に 時定数調整用の抵抗成分や容量成分を挿入しても良い。 [0016]

【発明の効果】以上説明した様に、本発明によれば、冗 長性を持たせる為に設けられた一対の走査回路の直前 に、夫々波形整形用のバッファを配置する事により、立 ち上がり及び立ち下がりのシャープなクロック信号を分 配する事が可能になり、各走査回路の誤動作を防ぐ事が できるという効果がある。又、一対の走査回路に接続さ れる分岐配線の長さの相違による時定数差を調整する

為、ダミーの抵抗成分や容量成分を付加する事により、 各走査回路に分配されるクロック信号の位相ずれを防止 する事が可能になるという効果がある。

【図面の簡単な説明】

【図1】本発明にかかる表示素子の第一実施例を示すブ ロック図である。

【図2】第一実施例の動作説明に供する波形図である。

【図3】表示案子の参考例を示すブロック図である。

【図4】本発明にかかる表示素子の第二実施例を示すブ

【図5】第二実施例の動作説明に供する波形図である。


【図6】図1に示した第一実施例の具体的な構成例を示 す回路図である。

【図7】本発明にかかる表示素子の第三実施例を示すブ ロック図である。


【符号の説明】

- 表示案子
- 画案アレイ部
- 3 a 第一垂直走查回路
- 20 3 b 第二垂直走查回路
 - 4 入力端子
 - 配線
 - 水平走查回路
 - 7 入力端子
 - 8a パッファ
 - 86 パッファ
 - パッファ


[図1]





[図2]



[図3]







[図7]

